第四百三十一章 d堆疊

請關閉瀏覽器的閱讀/暢讀/小說模式並且關閉廣告遮蔽過濾功能，避免出現內容無法顯示或者段落錯亂。

要想把汪正國一時胡謅的質子計算機解釋清楚，這種難度還真不是一般，比起982年由理查德·費曼所提出量子計算機構想，質子計算機應該算是更高階的層次。

除非得到三體星科技支援，否則就以現在的人類社會科技來看，別說展開研製，即便是在理論上想要理解過來都是費勁，

比如將三維狀態下的質子展開至二維，並且還要無限擴大、雕刻、重新回到三維狀態，這些到底該如何解釋，反正倪光南自己都搞不懂，更不用說深入地解釋這東西。

歸根結底，鑑於ISS大會這些科研學者的知識結構陳舊，倪光南最終還是放棄用質子計算機這種大忽悠去燒腦，說個簡單一點的方案了事。

質子計算機是把三維的質子展開至二維，然後再進行電路的雕刻加工，現在倪光南想法則是正好和質子計算機套路相反，他要做的是把二維狀態的半導體積體電路造成三維結構。

好吧，這樣說是不是還依舊很燒腦，那就來點兒正常人能夠聽懂的。

“我們當前的半導體積體電路都是在一塊矽平面上進行加工而得來，首先是面積大小受到其它電腦硬體限制，為了強化效能，我們在面積不變的情況下只能縮小單個電晶體體積。”

接著，示意工作人員將角落當的小黑板拉過來，這東西在任何時候都少不了。

先是畫出一間單層小平房，之後又在旁邊基於同樣的佔地面積畫出一棟高層摩天大樓，兩幅簡筆畫搞定之後，將其推到演講臺最前方，指著旁邊單層平房。

言到：“在半導體制程工藝精度不變的情況下，要在原定微處理器面積大小之內整合更多電晶體，我們首先得放棄當前這種單一平面內建造單層平房的2D加工模式，轉而改為建造摩天大樓這樣，再增加第二層、第三層、乃至更多...”

“每多增加一層，相應電晶體數量也能夠實現翻倍增長，當然，這種設計需要解決很多問題，比如層與層之間該如何連線，這是個問題，還有對應的散熱，這些實際都需要我們想辦法，但開陽半導體已經在此領域有所突破，對於這種新的技術，我將其稱之為：3D堆疊，大體屬於半導體封裝技術分類。”

在半導體積體電路的製程工藝難以突破時，轉而開發3D堆疊這種更先進的封裝技術，其實也能夠實現技術上的巨大飛躍。

那這種東西的可行性高嗎？

別的不用多說，美帝國防部高階研究規劃局在2005年規劃發展檔案當中，直接把3D堆疊技術定位成美國未來防衛技術轉型的三大基礎技術之一，這將成為美國八大國防戰略的核心技術支撐平臺，並且將會產生革命性影響。

所以說，像3D堆疊這種東西，未來註定是不平凡的存在。

現在倪光南總工爆出3D堆疊封裝技術，實際這東西在開陽半導體那邊已經有了一定的技術積累，只不過還沒到全面爆發的時候罷了。

之前按照計劃，如果開陽半導體還不能在短時間之內突破0.5微米制程技術，公司會直接採用3D堆疊技術來提升處理器效能。

在2000年之前，微處理器的電晶體數量還沒有達到一定量級，所謂發熱問題都還不算太顯著，再加上RIS指令集的處理器在功耗與發熱方面控制都還比較好，只要不是堆疊層數太多，大不了再提前弄出PU風扇、水冷這種東西，其實也都還可以跟微處理器更新換代速度。

不過嘛，隨著林本堅加入開陽半導體，帶領團隊迅速攻克0.5微米制程的工藝問題，於是在開陽95處理器專案中，最終還是沒有打算那麼早採用3D堆疊，選擇傳統方案，控制風險。

此前開發的相應技術轉為備用，並且還繼續投資進行完善，以備不時之需，萬一哪天的工藝製程技術被卡住，說不定還可以拿這技術出來救火。

採用3D堆疊技術研製微處理器，未來會受到不同堆疊層之間間距太小所導致的散熱難問題困擾，但如果將其用於儲存裝置，最難解決的散熱問題便不會存在，基於記憶體裝置工作性質來說，它壓根兒是不會出現高發熱的可能。

在20年，那時候的全球各大記憶體裝置公司紛紛轉戰3D堆疊技術，迅速推出各種堆疊層數高達三十多四十層的記憶體晶片出來，在佔用同等面積大小情況下，可以十倍於傳統的DDR3的記憶體容量、讀寫速度。

汪正國重生前，運用3D堆疊技術所製造的3D NAND記憶體晶片已經面世，並迅速更新迭代，完全有望直接革掉NAND/DRA的命。